CORDIC algorithm based on FPGA

我们实现有合适的硬件的高精确的三角法的函数在位图象处理为高效花费了的浮点，这是一个重要问题。并列旋转数字计算机(CORDIC ) 算术将要用来在这份报纸解决上述问题。以便增加操作的速度，它选择管道建筑学。结果被 IEEE-754 标准处理。CORDIC 建筑学被使用 verilog HDL 建模并且与 MATLAB 验证了程序和 ModelSim 6.2SE 工具。32 位 radix-2 CORDIC 体系结构在可得到的 FPGA 站台上被实现。全部 CORDIC 建筑学与 318.56 mW 的电源消费在钟率的 126.34 MHz 操作了。它的理论背景，过程，模拟结果和结论在这份报纸被介绍。